Lénaïc Bagnères, hnc@singularity.fr | bagneres@lri.fr
Ph.D. student, supervised by Cédric Bastoul and Christine Eisenbeis
LRI (Laboratoire de Recherche en Informatique), Équipe Architectures parallèles ParSys
data/header.png
img/32x32/portrait_silhouette.png Main page
img/32x32/kdevelop.png Dev
img/32x32/adjustable_wrench_and_screwdriver.png Tools
img/32x32/erlenmeyer_flask.png Research
img/32x32/graduate_cap.png Teaching
img/32x32/cpp_src.png C++
img/32x32/coin.png Trade
img/32x32/debian.png Debian

img/48x48/graduate_cap.png Teaching

Ressources pour mes enseignements à l'Université Paris-Saclay et à Polytech Paris-Sud.

Les anciennes ressources pédagogiques sont disponible dans la section img/16x16/blackboard.png Old Teaching.

img/48x48/cpu.png 2016, Polytech Paris Sud, Et4, Architecture Parallèle

Responsable de la matière : Joël Falcou
Ressources : Cours, TD & TP

10/02/2016 :
    TD 1 : Jeux d’instructions (2h)

02/03/2016 :
    TD 2 : Pipeline scalaire et prédiction de branchement (3h)

09/03/2016 :
    TD 3 : Nombre Flottants & Pipelines & Opérations Multicycles (3h) (.pdf)

10/03/2016 :
    TD 4 : Caches (3h) (.pdf)

24/03/2016 :
    TD 5 : Introduction aux architectures parallèles (3h)

30/03/2016 :
    TP 1 : Caches & OpenMP (3h) (.pdf, Code à compléter)

30/03/2016 :
    TP 2 : SIMD (3h) (.pdf, Code à compléter)

01/04/2016 :
    TP 3 : CUDA (3h) (Exemples hello_world.cu et add.cu vus en cours, TP + Code à compléter écrit par Ian Masliah)

06/05/2016 :
    Examen (2h)


img/32x32/newspaper.png Other pages:
img/32x16/mail.png Envoyer Un Mail (Modalités pour les rendus et les questions par mail)
img/32x16/cpp_hdr.png 2016, Polytech Paris Sud, Cycle Préparatoire, 2ème année, Projet C++ (Projet C++)
img/32x16/cpu.png 2016, Polytech Paris Sud, Et4, Architecture Parallèle (Architecture Parallèle)
img/32x16/hard_hat.png 2016, Polytech Paris Sud, App4, Compilation (Compilation)
img/32x16/cpp_src.png 2016, Polytech Paris Sud, App4, Développement Orienté Objet (Développement Orienté Objet)
img/32x16/chronometer.png 2016, Polytech Paris Sud, App4, Programmation Parallèle (Programmation Parallèle)
img/32x16/cpu.png 2015-2016, Polytech Paris Sud, App3, Architecture Des Ordinateurs (Architecture Des Ordinateurs)
img/32x16/erlenmeyer_flask.png 2015/2016, TER : Outils Pour La Compilation À La Volée (Entiers SIMD Pour Une Compilation Polyédrique Performante)
img/32x16/cpp_src.png 2015, Polytech Paris Sud, Et5, Design Applicatif Et Approche Composant (Design Applicatif Et Approche Composant)
img/32x16/cpu.png 2015, Université Paris Sud, L3, Architecture Des Ordinateurs (Architecture Des Ordinateurs)